Exercices et Cours de Mathématiques, Français, Anglais...

Maxicours vous propose de decouvrir un extrait de quelques cours de Mathématiques appliquées. Pour proposer un accompagnement scolaire de qualite en Mathématiques appliquées, toutes nos ressources pédagogiques ont été conçues spécifiquement pour Internet par des enseignants de l'Education nationale en collaboration avec notre équipe éditoriale.

Un registre à décalage est un assemblage de bascules commandées par une horloge commune. Il sert à mémoriser momentanément une donnée binaire.

Le type de bascules utilisées dans les circuits de registres à décalage sont les bascules "D" ou les bascules "JK" selon l'application envisagée.

Le principe de fonctionnement d'un registre à décalage est basé sur la connexion de la sortie de chaque bascule à l'entrée de la bascule suivante.

Exemple d'un registre à décalage composé de quatre bascules "D". On dit que c'est un registre à quatre bits :

Considérez dans cet exemple que les sorties des bascules QA, QB, QC et QD sont initialement à l'état logique 0.

1. Une donnée 1 introduite à l'entrée DA de la première bascule A changera l'état logique de la sortie QA de 0 à 1 au premier signal de l'horloge.
2. Étant donné que la sortie QA est connectée directement à l'entrée DB de la deuxième bascule B, la sortie QB de cette deuxième bascule B sera à l'état logique 1 au deuxième signal de l'horloge.
3. Au troisième signal de l'horloge, la sortie QC de la troisième bascule C sera elle aussi à l'état logique 1, car son entrée DC était rendue à l'état logique 1 à la suite du deuxième signal de l'horloge.
4. Au quatrième signal de l'horloge, la sortie QD de la dernière bascule D passe de l'état logique 0 à l'état logique 1 puisque son entrée DD est passée de l'état logique 0 à l'état logique 1 au troisième signal de l'horloge.

La figure suivante schématise le fonctionnement d'un registre à décalage à quatre bascules "D" quand une donnée 1 est introduite dans la première bascule à partir de conditions initiales à l'état logique 0.

Schéma du fonctionnement d'un registre à décalage quand une donnée 1 est introduite à partir de conditions à l'état logique 0 :

Les registres à décalage sont utilisés dans les circuits numériques pour le transfert et le traitement des données binaires.

Dans la technologie TTL, les registres à décalage sont présents sous plusieurs formats offrant chacun des possibilités variées pour les effacements prioritaires ou le nombre d'entrées et de sorties.

Par exemple:

• Le registre à décalage 74164 qui est un registre à décalage de huit bits offrant une mise à 0 asynchrone,
• le registre à décalage 74194 à quatre bits qui offre quatre entrées et quatre sorties ainsi que deux commandes R (R = right) et L (L = left) pour spécifier un décalage à droite ou un décalage à gauche.

Dans la logique séquentielle, on utilise souvent les termes "état présent" et "état suivant" pour distinguer les états des sorties du circuit logique séquentiel d'un instant à un autre. Par définition, un circuit logique séquentiel possède un nombre fini et déterminé d'états logiques de ses sorties.

Le diagramme d'état est la représentation de tous les états logiques des sorties d'un circuit logique séquentiel en fonction du temps (instant présent, instant suivant) et des conditions de passage d'un état logique à un autre.

Le diagramme d'état représente pour le circuit séquentiel ce que représente la table de vérité pour un circuit logique combinatoire.

• Dans un diagramme d'état, un état est représenté par une ellipse ;
• Dans cette ellipse, sont marqués les états logiques des sorties sous la forme d'un code binaire.

Pour un circuit logique séquentiel, l'état logique des sorties sera codé sur autant de bits qu'il y a de sorties.

On utilise un code de quatre bits pour représenter les états logiques d'un circuit logique séquentiel possédant quatre sorties.

Les conditions de passage d'un état logique à un autre sont appelées transitions.

• Les transitions sont indiquées par des lignes reliant les ellipses des états impliqués.
• Les transitions sont les états logiques des entrées qui conditionnent le passage d'un état logique à un autre.
• Les transitions peuvent être codées, elles aussi, sur un nombre de bits égal au nombre des entrées conditionnelles.

Pour visualiser ce nouveau concept de diagramme d'état, reportez-vous à l'exemple du registre à décalage. Dans cet exemple, les états logiques du circuit logique séquentiel, qu'est le registre à décalage, sont les sorties QA, QB, QC et QD de chacune des quatre bascules. Les états du circuit logique séquentiel sont alors codés sur quatre bits. Les entrées, qui définissent les transitions d'un état logique à un autre, sont le signal de l'horloge T et la donnée introduite à l'entrée de la première bascule. Il faut remarquer que, dans cet exemple, la séquence obtenue à la figure 1.22 suppose que l'entrée de la première bascule est toujours demeurée à l'état logique 1.

La figure suivante montre le diagramme d'état de cet exemple.

Schéma du fonctionnement d'un registre à décalage quand une donnée 1 est introduite à partir de conditions à l'état logique 0 :

A partir de l'état initial (QA = 0, QB = 0, QC = 0 et QD = 0) du circuit logique séquentiel, quatre nouveaux états sont possibles. En utilisant le codage de la forme (QA QB QC QD), le passage de l'état (0000) à l'état (1000) est possible à la condition que DA soit à l'état logique 1 et que le signal de l'horloge soit à l'état logique 1.

Ainsi, avec un codage de la forme (DA T), cette condition s'écrit (11). C'est cette condition qui permet le passage de tout état logique à un autre dans l'exemple de la figure suivante.

Il faut remarquer que comme ce circuit logique séquentiel est un circuit synchrone, le passage d'un état à un autre est commandé par la condition d'entrée DA et par le signal de l'horloge T.

C'est pour cette raison que vous remarquez la présence de la flèche courbée avec la condition 10.

Cette flèche indique que l'état logique du circuit logique séquentiel restera le même tant et aussi longtemps que le signal de l'horloge est à l'état logique 0 bien que l'entrée DA soit à l'état logique 1.

Diagramme d'état de l'exemple du registre à décalage à quatre bits quand une donnée 1 est introduite à l'entrée de la première bascule :

Les compteurs sont des circuits numériques importants.

Ce sont des circuits logiques séquentiels qui assurent la fonction de comptage.

Ils sont constitués d'une suite de bascules raccordées en cascade (série ou parallèle) dont le nombre représente le nombre des bits du compteur.

Un état logique d'un compteur est composé de tous les états logiques des bascules du compteur.

Les compteurs peuvent être classifiés suivant plusieurs groupes :

• selon leur comptage